Implementación de una red neuronal para la identificación de patrones en un FPGA Spartan 6

Autores/as

  • Arturo Alejandro Ayala Hernández Universidad La Salle
  • Agustín Durán Álvarez Universidad La Salle
  • Christian Axel Waltier Barraza Universidad La Salle

DOI:

https://doi.org/10.26457/mclidi.v1i0.386

Resumen

El diseño de aplicaciones embebidas en tiempo real que incorporan redes neuronales, requieren de una mayor precisión y menor tamaño. Por lo que su diseño, utilizando FPGAs (Field Programmable Gate Array) proporciona mayor
flexibilidad al permitir superar limitaciones de tiempo de operación y costo. Adicionalmente, la programación de redes neuronales en hardware reconfigurable de propósito específico, puede establecer las condiciones para explorar nuevos algoritmos a problemas de escala mayor que no son factibles con procesadores convencionales. El objetivo de este artículo es presentar la implementación de una red neuronal tipo ADALINE de 3 neuronas, para el reconocimiento de patrones en imágenes de 5x5 bits. La arquitectura de la red neuronal, soporta operaciones de punto flotante de 32-bits, acordes al estándar
IEEE-754.

Descargas

Los datos de descargas todavía no están disponibles.

Publicado

2014-11-11

Cómo citar

Ayala Hernández, A. A., Durán Álvarez, A., & Waltier Barraza, C. A. (2014). Implementación de una red neuronal para la identificación de patrones en un FPGA Spartan 6. Memorias Del Concurso Lasallista De Investigación, Desarrollo E innovación, 1. https://doi.org/10.26457/mclidi.v1i0.386

Número

Sección

Ingeniería y Tecnología