Implementación de una red neuronal para la identificación de patrones en un FPGA Spartan 6 - Ayala Hernández, Arturo Alejandro; Durán Álvarez, Agustín; Waltier Barraza, Christian Axel (Memorias del Concurso Lasallista de Investigación, Desarrollo e innovación, 2014)
El diseño de aplicaciones embebidas en tiempo real que incorporan redes neuronales, requieren de una mayor precisión y menor tamaño. Por lo que su diseño, utilizando FPGAs (Field Programmable Gate Array) proporciona mayor flexibilidad al permitir superar limitaciones de tiempo de operación y costo. Adicionalmente, la programación de redes neuronales en hardware reconfigurable de propósito específico, puede establecer las condiciones para explorar nuevos algoritmos a problemas de escala mayor que no son factibles con procesadores convencionales. El objetivo de este artículo es presentar la implementación de una red neuronal tipo ADALINE de 3 neuronas, para el reconocimiento de patrones en imágenes de 5x5 bits. La arquitectura de la red neuronal, soporta operaciones de punto flotante de 32-bits, acordes al estándar IEEE-754.